DERWENT- 2000-457436

ACC-NO:

DERWENT- 200040

WEEK:

COPYRIGHT 2005 DERWENT INFORMATION LTD

TITLE: Information transfer system for multiplex communication

network includes detecting circuits which determines clock failure in transmission lines based on which transmission

data is selected

PATENT-ASSIGNEE: NIPPON DENKI ENG KK[NIDE]

PRIORITY-DATA: 1998JP-0347783 (November 20, 1998)

PATENT-FAMILY:

PUB-NO PUB-DATE LANGUAGE PAGES MAIN-IPC

JP 2000165365 A June 16, 2000 N/A 008 H04L 007/00

APPLICATION-DATA:

PUB-NO APPL-DESCRIPTOR APPL-NO APPL-DATE

JP2000165365A N/A 1998JP-0347783 November 20, 1998

INT-CL (IPC): H04J003/14, H04L007/00 , H04L029/14

ABSTRACTED-PUB-NO: JP2000165365A

BASIC-ABSTRACT:

NOVELTY - Transceivers (1,2) are connected by data and clock lines (5,6). Clock break detecting circuits (106,107,204) detects the clock failure of transmission line. Selectors (109,205) selects the transmission data based on the failure detection result. A logic circuit synthesizes the output of input clock and clock break detecting circuits and is send to the receiver.

USE - For multiplex communication network.

3/18/05, EAST Version: 2.0.1.4

ADVANTAGE - Number of connection lines between transceivers is reduced, thereby communication is effective even when the number of contact pins are limited. Need for oscillator is eliminated and thereby simplifies circuit design.

DESCRIPTION OF DRAWING(S) - The figure shows the block diagram of information transfer system.

Transceivers 1,2

Data and clock lines 5,6

Clock break detecting circuits 106,107,204

Selectors 109,205

CHOSEN-

Dwg.1/4

DRAWING:

TITLE-

INFORMATION TRANSFER SYSTEM MULTIPLEX COMMUNICATE NETWORK

TERMS:

DETECT CIRCUIT DETERMINE CLOCK FAIL TRANSMISSION LINE

BASED TRANSMISSION DATA SELECT

DERWENT-CLASS: W01 W02

EPI-CODES: W01-A04; W01-A07C; W01-B07; W02-K02B5A;

SECONDARY-ACC-NO:

Non-CPI Secondary Accession Numbers: N2000-341460

3/18/05, EAST Version: 2.0.1.4

⑩ 日本国特許庁(JP)

⑩特許出願公開

⑫ 公 開 特 許 公 報 (A)

平3-206000

@Int. Cl. 5

識別記号

庁内整理番号

個公開 平成3年(1991)9月9日

H 04 Q 9/00

311 L

7060-5K

審査請求 有 発明の数 1 (全5頁)

60発明の名称 集約配線システムのフエールセーフ装置

> ②特 願 平2-234374

223出 願 昭62(1987)3月11日

前実用新案出願日援用

茨城県勝田市大字髙場2520番地 株式会社日立製作所佐和 @発明者 杉 浦 īE 工場内

明 者 平 Ш 蕃 茨城県勝田市大字高場2520番地 株式会社日立製作所佐和 @発

工場内

茨城県勝田市大字髙場2520番地 株式会社日立製作所佐和 @発 明 野 文 夫 者 浜

工場内

株式会社日立製作所 ⑪出 願 人

個代 理 人 弁理士 武 顕次郎 東京都千代田区神田駿河台4丁目6番地

1. 発明の名称

隻約配線システムのフェールセーフ装置

- 2. 特許請求の範囲
 - 1. 伝送制御用の親局を備え、センサなどの信号 発生型電装機器からのデータの取り込みと、負 荷型電装機器に対する制御データの伝送とを複 数個の子局を介して行なうようにした自動車内 信号伝送用の集約配線システムにおいて、上記 親局から受信した制御データを逐次更新保持し てゆくデータ格納手段を上記子局の少なくとも 1個に設け、伝送異常発生時、上記データ格納 手段から読出したデータを上記負荷型伝送機器 制御用のフェールセーフデータとして供給する ように構成したことを特徴とする集約配線シス テムのフェールセーフ装置。
- 3. 発明の詳細な説明

[産業上の利用分野]

本発明は、多重データの伝送方式に係り、特に 親局と子局間の多重データ伝送を行なう際の信頼 性向上のために好適なフェールセーフ方式に関す る.

[従来の技術]

自動車には、各種のランプやモータなどの電装 品、或いは各種のスイツチやセンサなどの電子装 置(以下、前者を負荷型電装機器、後者を信号発 生型電装機器といい、これらを含めて単に電装品。 という)が多数装備されており、その総数はカー エレクトロニクス化に伴なつて増加の一途をたど つており、数百点におよぶ場合も珍らしくなくな つてきた。

従つて、これらの電装品に対して、いちいも個 別に配線を施していたのでは、スペースや敷設施 工の面で大きな問題となるので、これを解決する ため、種々の集約配線システムが提案され、実用 化されるようになつてきた。

従来の集約配線システムは特開昭55-105490 号公報に記載のように中央制御装置CCUと複数 個の端末処理装置LCU間を情報伝送線路にて結 合したもので、CCUはマイクロコンピュータと 3/18/05, EAST Version: 2.0.1.4

伝送制御回路をそなえシステム全体の制御を行い、 LCUは各種スイツチ、メータ、ランプ、センサ など自動車内に多数設置してある電気・電子機器 を制御し、このため、これら機器の近傍に分散し て設置してある。

[発明が解決しようとする問題点]

上記従来技術はフエールセーフデータの点について考慮されておらず、たとえば、情報伝送線路やコネクタ類が故障した際はCCUからLCUに制御指令が伝わらず、LCUに接続されている各種スイツチ、メータ、ランプ、センサが動作不能となる問題点があつた。

本発明の目的は、伝送路故障時に各電気・電子機器に適切なフエールセーフデータを提供することにある。

[課題を解決するための手段]

上記目的は、親局から受信した制御データを逐次更新保持してゆくデータ格納手段を上記子局の少なくとも1個に設け、伝送異常発生時、上記データ格納手段から説出したデータを上記負荷型伝

ータが保持されている。従つて、このデータをフェールセーフデータとすることにより、伝送異常 発生時にも安定した制御が可能になる。

[実施例]

以下、本発明の一実施例を第1図、第2図により説明する。第1図は伝送制御装置CIM1のブロック図で、入出力パツフア11、フエールセーフメモリ12、シフトレジスタ13、同期回路14、

送機器制御用のフェールセーフデータとして供給 することにより達成される。

[作用]

伝送異常が発生すると、データ格納手段のデータの更新が行なわれなくなるから、このデータ格 納手段には、その直前に親局から受信した制御デ

伝送制御回路 2、 アドレスチェック回路 1 5 により構成される。第 2 図は伝送制御回路 2 の詳細ブロック図で、シフトクロック同期回路 2 1、 応答時間計測回路 2 2、 フエールセーフレジスタ 2 3、AND回路 2 4 から成つている。

次にこの実施例の動作の詳細を第3図、第4図 のフローチヤートを基に説明する。

第3図は本実施例の動作の主フローである。

- 31) CIM1は受信端子を監視し、受信信号が 入力されると処理35)に移り、入力がない 時は処理32)を行う。
- 3 2) 同期回路 1 4 はシフトクロツク A 1 0 5 を発生し、これを A N D 回路 2 5 と応答時間計 側回路 2 2 に送出する。応答時間計測回路 2 2 は C C U と L C U 間のデータ 伝送間隔以上の時間計測を行う多段カウンタを有しており、シフトクロツク A 1 0 5 の入力により、カウンタ値を更新する。
- 3 3) 応答時間計測回路内のカウンタ値がCCU とLCUとの送受信に必要とされる所定値と

3/18/05, EAST Version: 2.0.1.4

比較する。所定値と不一致の時は処理31) に戻る。

- 3 4) 所定値と一致した場合は、 C C U からのデータがこない時であり、 フェールセーフレジスタ 2 3 がセツトされこれによりフェールセータメモリ 1 2 の値が入出力パツフア 1 1 の制御情報としてセツトされ入出力端子はこの制御情報によりコントロールされる。上述した処理が終了すると処理 3 1) へ戻る。
- 35) データ受信処理であり以下に第4回を基に 詳細に説明する。処理終了後、処理31) へ 戻る。第4回は受信処理フローである。
- 4 1) 受信データが受信端子からCIM1に入力 されるとCIM1は同期回路14により入力 データのスタートビツトを抽出する。
- 4 2) 同期回路 1 4 はスタートビツトを基準に入 カデータの各ビツトを抽出するための同期信 号 1 0 7 が送出される。同期信号107はAND回 路 2 5 を O N にし、シフトクロツク A 1 0 5 を伝送制御回路 2 に送出可能とする。

そして、この制御データにより入出力端子 がコントロールされる。

以上述べたように、本実施例によれば常に応答時間計測回路内でデータ伝送間隔を計測しており、伝送異常によりデータ受信がとだえた場合は、直前のデータをフェールセーフデータとして保持しており、継続的に機器を動作でき、伝送異常による機器のデツドロツクをさける効果がある。また、

- 4 3) 伝送制御回路 2 内では、このシフトクロツクA 1 0 5 はシフトクロツク同期回路 2 1 に入力され、このシフトクロツク同期回路 2 1 はシフトレジスタ 1 3 に対し、シフトクロツクB 1 0 4 を発生し、シフトレジスタ 1 3 はこのシフトクロツクB 1 0 4 を受けると 1 ビットデータを読取る。
- 44) また、伝送制御回路2内でシフトクロツク A105は分割され、応答時間計測回路22 にも入力され応答時間計測回路22内のカウ ンタを更新する。
- 45) シフトレジスタ13に所定のビツト長のデータが読取られるまで処理43),44) をくり返す。
- 4-6) シフトレジスタ13に所定ピツト長のデータが読取られると、この読取りデータのアドレス部とアドレスチエツク回路15にセツトされている自己アドレスとを比較する。
- 4 7) 処理 4 6) において比較結果が一致すると、 アドレスチエツク回路 1 5 は伝送制御回路 2

常に受信状態を監視しているので異常状態においてデータを受信すると受信動作を行い、自動的に正常に復帰でき、外部からの操作を必要としない効果がある。

[発明の効果]

本発明によれば、伝送異常が発生してもその影響を受ける機器が現状を維持でき、信頼性の向上をはかる効果がある。


4. 図面の簡単な説明

第1図は本発明の一実施例を示すブロック図、 第2図は伝送制御回路のブロック図、第3図は動作フロー図、第4図は受信動作フロー図である。 1 ……伝送制御装置、2 ……伝送制御回路、11 ……入出力バッフア、12 ……フェールセーフメ モリ、13 ……シフトレジスタ、14 ……同期回路、15 ……アドレスチェック回路、21 ……シフトクロック同期回路、22 ……応答時間計測回路、23 ……フェールセーフレジスタ。

實代理人 弁理士 武 顕次郎



第1図



第2図

